10 月 9 日消息，据复旦大学微信公众号消息，时隔半年，继“破晓（PoX）”皮秒闪存器件问世，复旦大学在二维电子器件工程化道路上再获里程碑式突破！复旦大学集成芯片与系统全国重点实验室集成电路与微纳电子创新学院周鹏-刘春森团队研发的“长缨（CY-01）”架构将二维超快闪存器件“破晓（PoX）”与成熟硅基 CMOS 工艺深度融合，率先研发出全球首颗二维-硅基混合架构芯片。
复旦大学称，这一突破攻克了新型二维信息器件工程化的关键难题，为新一代颠覆性器件缩短应用化周期提供范例，也为推动信息技术迈入全新高速时代，提供强力支撑。
相关研究成果以《全功能二维-硅基混合架构闪存芯片》（A full-featured 2D flash chip enabled by system integration）为题于北京时间 10 月 8 日晚间在《自然》（Nature）期刊上发表。
当前，CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化半导体）技术是集成电路制造的主流工艺，市场中的大部分集成电路芯片均使用 CMOS 技术制造，产业链较为成熟。团队认为，如果要加快新技术孵化，就要将二维超快闪存器件充分融入 CMOS 传统半导体产线，而这也能为 CMOS 技术带来全新突破。
基于 CMOS 电路控制二维存储核心的全片测试支持 8-bit 指令操作，32-bit 高速并行操作与随机寻址，良率高达 94.3%。这也是迄今为止世界上首个二维-硅基混合架构闪存芯片，性能“碾压”目前的 Flash 闪存技术，首次实现了混合架构的工程化。
“从第一个原型晶体管到第一款 CPU 花了大约 24 年，而我们通过把先进技术融入工业界现有的 CMOS 产线，这一原本需要数十年的积累过程被大幅压缩，未来可以进一步加速探索颠覆性应用。”刘春森总结。
为了找到这条“正确的路”，团队前期经历了 5 年的探索试错，在单个器件、集成工艺等多点协同攻关。团队的第一项集成工作发表于 2024 年的 Nature Electronics，在最理想的原生衬底上实现了二维良率的突破，这为他们在真实复杂的 CMOS 衬底上解决问题提供了基础。
人们现在所说的芯片多由硅材料制作。而硅材料和二维材料可以说天差地别 —— 硅片厚度往往在几百微米，一些薄层硅至少也有几十纳米；而二维半导体材料是原子级别，相当于厚度不到 1 纳米。
如何将二维材料与 CMOS 集成又不破坏其性能，是团队需要攻克的核心难题。CMOS 电路表面有很多元件，如同一个微缩“城市”，有高楼也有平地，高低起伏；而二维半导体材料厚度仅有 1-3 个原子，如同“蝉翼”般纤薄而脆弱，如果直接将二维材料铺在 CMOS 电路上，材料很容易破裂，更不用谈实现电路性能。
“就好比我们从太空看上海，似乎很平坦，但这个城市内部其实有 400 多米、100 多米或者几十米高度不等的建筑。如果铺一张薄膜在城市上方，膜本身就会不平整。”周鹏形象比喻道。
这也是为什么全世界的二维半导体研究者目前只能在极为平整的原生衬底上加工材料。一种解决思路是将 CMOS 的衬底“磨平”以适应二维材料，但要实现原子级平整并不现实。
“我们没有必要去改变 CMOS，而需要去适应它。”团队决定从本身就具有一定柔性的二维材料入手，通过模块化的集成方案，先将二维存储电路与成熟 CMOS 电路分离制造，再与 CMOS 控制电路通过高密度单片互连技术（微米尺度通孔）实现完整芯片集成。
正是这项核心工艺的创新，实现了在原子尺度上让二维材料和 CMOS 衬底的紧密贴合，最终实现超过 94% 的芯片良率。团队进一步提出了跨平台系统设计方法论，包含二维-CMOS 电路协同设计、二维-CMOS 跨平台接口设计等，并将这一系统集成框架命名为“长缨（CY-01）架构”。
衔接起实验室成果与产业化需求，确保理论创新与应用转化能够“双腿并行”，是周鹏-刘春森团队在研究中相互交织的两条主线。依托前期完成的研究成果与集成工作，此次打造出的芯片已成功流片。
从基础研究到工程化应用，团队已跨越最艰难一步，后续迭代进程将进一步加快。他们下一步计划建立实验基地，与相关机构合作，建立自主主导的工程化项目，并计划用 3-5 年时间将项目集成到兆量级水平，期间产生的知识产权和 IP 可授权给合作企业。
